⑩公表特許公報(A)

平5-509184

❸公表 平成5年(1993)12月16日

®Int. Cl. 3 G 06 F

15/80

15/16

Mr.

識別記号

庁内整理番号 9190-5L

審 査 請 求 未請求 予備審査請求 有

部門(区分) 6(3)

7608-5B 9190-5L 390

(全 9 頁)

会発明の名称

並列プロセツサーアレイのための仮想処理アドレス・命令ジエネレーター

②特 顧 平3-510619

8929出 願 平3(1991)5月14日 ❷翻訳文提出日 平4(1992)11月30日

⑥国際出願 PCT/US91/03345 **匈国際公開番号 WO91/19268**

囫国際公開日 平3(1991)12月12日

優先権主張

@1990年5月29日@米国(US)@529,947

ジャクソン、ジエームス、エイ

ッド ドライブ 119

アメリカ合衆国 27511 ノースカロライナ州 キヤリイ、ペンウ

ウエープトレーサー インコー

アメリカ合衆国 01720 マサチユーセッツ州 アクトン、グレー

ト ロード 289

の出 願 人 砂代 理 人

弁理士 秋元 輝雄

ポレイテッド

⑧指 定 国

AT(広域特許), AU, BE(広域特許), CA, CH(広域特許), DE(広域特許), DK(広域特許), ES(広域 特許), FR(広域特許), GB(広域特許), GR(広域特許), IT(広域特許), JP, LU(広域特許), NL(広 域特許), SE(広域特許)

最終頁に続く

請求の範囲

1. 選択された1つの問題次元に含まれるノードの数より少ない数のプロセッ サーセルを行するプロセッサーアレイのための、プロセッサーセル命令とそれに 対応するプロセッサーセル物理メモリーアドレスを生成することを目的とした。 仮想処理命令・アドレスジェネレーターを備えた、以下のものからなる並列処理 システム:

前もって決められた数の物理プロセッサーセルを有する1つのプロセッサー

解かれるべき1つの問題次元のサイズを構成する数の問題ノードを提供する ための手段:

問題ノード散を提供するための手段と前もって決められた数の物理プロセッ サーセルに応答して、この前もって決められた数の物理プロセッサーセルの各々 に伴うべき仮想プロセッサーの数を確定するための手段:

前紀の前もって決められた数の物理プロセッサーセルの各々に伴うべき仮想 プロセッサーの数を確定するための手段に応答して、物理プロセッサーセルの各 々に伴う各仮想プロセッサーのベースメモリーアドレスに対応する1つの物理プ ロセッサーセルメモリーアドレスを確定するための手段:

1 つまたは1つ以上のプロセッサーセル命令を提供するための手段:

各オペランドを前記のプロセッサーセルのアレイによって処理するための、

1つの仮想オペランドメモリーアドレスを提供するための手段:

仮想オペランドメモリーアドレスを提供するための前記の手段と前記の仮想 プロセッサーのペースメモリーアドレスに応答して、1つの対応する仮想プロセ ッサーベースメモリーアドレスで仮想オペランドメモリーアドレスを加算し、処 理されるべきオペランドの1つの物理プロセッサーセルメモリーアドレスを生成 するための手段: ならびに

処理されるべきオペランドの物理アドレスを発生させるための前記の手段お よび1つまたは1つ以上のプロセッサーセル命令を促供するための前記の手段に 応答して、プロセッサーアレイの各プロセッサーセルに放すべきアドレス再配置 プロセッサーセル命令を発生させるための対応する1つの物理プロセッサーセル

メモリーアドレスをもった1つのプロセッサーセル命令を生じさせるための手段

- 2. 請求項1のシステムにおいて、プロセッサーセルアレイに、多次元アレイ を構成するように相互接続された複数のプロセッサーセルが含まれるもの
- 3. 請求項2のシステムにおいて、多次元アレイに1つの3次元アレイが含ま れるもの
- 4. 請求項1のシステムにおいて、1つの問題次元のサイズを構成する問題ノ ード数を提供するための手段に、前置型プロセッサーが含まれるもの
- 5. 湖水項1のシステムにおいて、各仮想プロセッサーのベースメモリーアド レスに対応する1つの物理プロセッサーセルメモリーアドレスを確定するための 手段が、オペランドがそこから取られるべき原始仮想プロセッサーのベースメモ リーアドレスと、オペランドがそこに記憶されるべき宛先仮想プロセッサーのベ ースメモリーアドレスを確定するもの
- 6. 請求項1のシステムにおいて、プロセッサーセル命令の各々に、少なくと も1つのプロセッサーセルアドレスセグメントと1つのプロセッサーセルコント ロールセグメントが含まれるもの
- 7. 請求項1のシステムにおいて、対応する1つの物理プロセッサーセルメモ リーアドレスをもった1つのプロセッサーセル命令を生じさせるための手段が、 その物理プロセッサーセルメモリーアドレスを、1つの対応するプロセッサーセ ル命令のアドレスセグメントの値に加算するもの
- 8. 選択された1つの問題次元に含まれるノードの数より少ない数のプロセッ サーセルを有する多次元プロセッサーアレイのための、プロセッサーセル命令と それに対応するプロセッサーセル物理メモリーアドレスを生成することを目的と した、仮想処理命令・アドレスジェネレーターを抑えた、以下のものからなる多 次元並列処理システム:

少なくとも1つの3次元アレイを形成するように相互接続された、前もって 決められた数の物理プロセッサーセルを有する1つのプロセッサーアレイ:

解かれるべき1つの問題次元のサイズを構成する数の問題ノードを提供する ための手段:

問題ノード数を提供するための手段と前もって決められた数の物理プロセッ

サーセルに応答して、この前もって決められた数の物理プロセッサーセルの各々に伴うべき仮想プロセッサーの数を確定するための手段:

前記の前もって決められた数の物理プロセッサーセルの各々に伴うべき仮想 プロセッサーの数を確定するための手段に応答して、物理プロセッサーセルの各々に伴う各仮想プロセッサーのベースメモリーアドレスに対応する1つの物理プロセッサーセルメモリーアドレスを確定するための手段:

プロセッサーセル命令の各々に少なくとも1つのプロセッサーセルアドレス セグメントと1つのプロセッサーセルコントロールセグメントが含まれるような 状態で、1つまたは1つ以上のプロセッサーセル命令を提供するための手段:

各オペランドを前記のプロセッサーセルのアレイによって処理するための、 しつの仮想オペランドメモリーアドレスを提供するための手段:

仮想オペランドメモリーアドレスを提供するための前記の手段と前記の仮想 プロセッサーのペースメモリーアドレスに応答して、1つの対応する仮想プロセッサーペースメモリーアドレスで仮想オペランドメモリーアドレスを加算し、処理されるべきオペランドの1つの物理プロセッサーセルメモリーアドレスを生成するための手段: ならびに

処理されるベきオペランドの物理アドレスを発生させるための前記の手段および 1 つまたは 1 つ以上のプロセッサーセル命令を提供するための前記の手段に応否して、多次元プロセッサーアレイの各プロセッサーセルに流すべきアドレス 再配置プロセッサーセル命令を発生させるための対応する 1 つの物理プロセッサーセルメモリーアドレスをもった前記のプロセッサーセルアドレスセグメントを 加算するための手段

名称:

並列プロセッサーアレイのための仮想処理アドレス・命令ジェネレーター 発明の分野:

明細書

本発明はコンピューターシステム、そしてより詳細には並列処理コンピューターシステムに関するものである。

発明の背景:

電場と組場、流体の流れ、音波、熱の流れなどの自然現象の、ある与えられ、 た時刻における状態は、3次元的、空間的に分布するデータとして、互いに直交 する3つの座標軸の方向における空間的位置が指標をもって示されるところの、 1つまたは1組の数によって表現される。場合によっては、さらに第4の次元と して、「時間」も考慮しなければならない。これまで科学者やその他のコンピュ ーター・ユーザーは、ボワッソン方程式やマックスウエル方程式など、空間的に 分布するデータにかかわる偏微分方程式を解こうとする場合に、十分なデータ処 理能力を享受することができなかった。これは、従来技術によるプロセッサーシ ステムとプロセッサーアレイが、2次元構成に限定されていたことによるもので ある。

純粋に1次元アレイまたは2次元アレイを用いて行う、3次元方程式を解くための従来技術による試みは、プロセッサーではなくメモリーに記憶させなければならない空間データの、第2または第3の次元への指標またはアドレスポインターを計算するために、大量の「プロセッサーオーバーヘッド」を必要とする処理システムを生み出した。たとえば伝統的なシングルプロセッサー型コンピューターの場合、X次元と2次元の指標を計算するには、最大で3回の乗算と2回の加算を実行しなければならない。2次元コンピューターを使った場合には、X軸とY軸は直接的にアクセスできるが、2ポインターはやはり計算しなければならず、そしてこの計算のために依然として最大で1回の乗算と加算が必要である。

3次元データを従来技術によって取り扱おうとする場合には、このほか、米 関特許No. 4.814.973で開示されているような相互結合配列もまた用

いられる。この特許では、3次元プロセッサーアレイの挙動に似せてプロセッサーセル間でデータの切り替えを行うよう、ルーターに命令を与えることができるようになっている。しかしながらルーターは、データを各種プロセッサーの間で移動させるために、多量のプロセッサーオーバーヘッドを必要とする。またこれに加えて、スイッチィング機能を遂行するための支援制御回路も必要である。システムスループットまたは帯幅は、ルーターオーバーヘッドによってかなり損なわれ、またシステムのコストと信頼性も、ルーターと支援制御回路を含めなければならないために、やはり大きく損なわれる。

さらにまた、並列処理問題の多くは、プロセッサーアレイの利用可能なプロセッサーセル数を上回る数の問題ノードを必要とする。こうした状況においては、ある与えられたプロセッサーアレイに問題空間を合致させるための調整を、応用プログラマーに行わせることは回避するのが望ましい。むしろ応用プログラマーは、プロセッサーアレイのサイズの束縛から切り難し、問題空間のサイズのみを指定すればよいという状況にすべきである。さらにまた、プロセッサーアレイのサイズが異なる各種のプロセッサーシステム間での共用性を確保するために、プロセッサーアレイがどのようなサイズのものであっても、並列処理プログラムをランさせることが可能でなければならない。

発明の要約:

本発明は、問題空間のノード数より少ない数のプロセッサーセルを有していても差し支えない多次元プロセッサーアレイなどの並列処理アレイに、プロセッサー命令を生成するための、仮想処理アドレス・命令ジェネレーターを含む並列 処理システムを提供するものである。

好ましい!つの実施例においては、上紀処理システムは各プロセッサーセルのメモリーをいくつかの守しい部分に分割し、そしてこの分割された夫々に1つの問題空間を対応させる。つぎに命令ジェネレーターは、与えられた問題空間の各部分空間に対して1辆きのプロセッサーセル命令を生じさせ、そしてこの命令シーケンスのそれぞれについて、該当するアドレス変更がアドレスジェネレーターによって与えられる。このような仕組みにより、該並列処理アレイは、プロセッサーアレイに仔在するプロセッサーセル数より多い数の問題ノードを有する問

類を、メモリースワッピング無しで解くことができる。

図面の説明:

上記ならびに上記以外の本発明の特徴は、以下に述べる説明を添付図面を参照 しつつ読み通すことにより、一層よく理解されるであろう。添付図面において、

図1は、本発明にもとづく、コントロールプロセッサーと仮想処理アドレス ・命令ジェネレーターを有する多次元並列処理システムとプロセッサーアレイの 概要を示す。

図2は、本発明にもとづくアドレス・命令ジェネレーターの一層詳細なプロック図である。

図3は、図1に示すコントロールプロセッサーの一層詳細なプロック図である。

図4は、図2に示すオペランドアドレスジェネレーターの一層詳細なブロック図である。

図5は、本発明にもとづくマイクロコードメモリーアドレスジェネレーター と即値オペランドピットエクストラクターの一層詳細なブロック図である。

図6は、本発明にもとづく仮想処理アドレス・命令ジェネレーターのタイミング図である。

図7Aと図7Bは、物理・仮想プロセッサーセルメモリーの分割を示す。

図8は、図2に示すアドレス再配置回路の一部分をなすアドレス再配置コントロールレジスターのプロック図である。

図9と図10は、図2に示すアドレス再配置回路の追加回路にかかわる該略 図である。

図11Aと図11Bは、プロセッサー間通信命令の1例を示す。 また、

図12は、図2に示すナノ命令・テンプレートジェネレーター回路の一層詳細なブロック図である。

発明の詳細な説明:

図1は、複数のプロセッサーセルを有する、本発明にもとづく多次元プロセッサーシステム100を示す。 額プロセッサーシステムには、小型コンピューターシステムインターフェース (SCSI) 106などのインターフェースによっ

特表平5-509184 (3)

てプロセッサーコントローラ104に接続されてコマンドプリプロセッサーとして機能するところの。通切な前面型プロセッサー102が含まれる。好ましい実施例においては、この前面型プロセッサー102として、Unix **オペレーティングシステムの制御のもとに動作する通常のコンピューターを用いる。かかる前面型プロセッサーの一例は、Sun Microsystems社から入手することが可能なSunワークステーションである。前面型プロセッサー102には、通常のCコンパイラーと、C含基への並列処理拡大体を用いて書き込みがなされたプログラムをシステムがコンパイルし実行することを可能にする。前記Cコンパイラーのためのプリプロセッサーが含まれる。

プロセッサーコントローラー104は、阿度型プロセッサー102とプロセッサーアレイ108の間の中間処理機能を提供する。このプロセッサーコントローラー104には、コントロールプロセッサーブログラムメモリー112に記憶されたコントロールプロセッサーブ10が含まれる。このような並列処理システムの一例は、いずれも本明細書で引用しているところの、同時継株米国特許No.07/530.027(名称。MULTI-DIMENSIONAL PROCESSOR SYSTEM AND PROCESSOR ARRAY WITH MASSIVELY PARALLEL INPUT/OUTPUT)および向No.07/529.962(名称。DIMENSIONAL PROCESSOR ARABLE MULTI-DIMENSIONAL PROCESSOR ARABLE MULTI-DIMENSIONAL PROCESSOR ARABLE MULTI-DIMENSIONAL PROCESSOR ARAY")に開示されているとおりである。

前辺型プロセッサー102はコントロールプロセッサー110と連絡し、選択されたコマンドに応答して該コントロールプロセッサーにコマンドを送り、かつまた該コントロールプロセッサーからのデータを読み取る。通常、各々のコマンドは、余数や乗数などのワード・オリエンテッド型の単項演算または2項演算を記述する。コントロールプロセッサー110はかかるコマンドを同定し、そしてそれらをマクロ命令と呼ばれる1続きのワード・オリエンテッド型のコマンドとしてリフォーマットする。マクロ命令はアドレス・命令ジェネレーターに転送される。そしてこのアドレス・命令ジェネレーターは、シリアライザー内に配置

されたレジスターを初期設定することにより、シリアライザー 120と命名したもにになる。シリアライザー 120はマイクロドード 122の制御のもとで動作し、そして各々のワード・オリエンテッド型マクロ命令を、ナノ命令と呼ばれる 1 続きのピット・オリエンテッド型コマンドに変換する。このピット・オリエンテッド型コマンドは、それぞれ、メモリーアドレスピットとコントロールピット からなるプロセッサーセル命令である。該シリアライザーは、該シリアライザーが生成させるナノ命令の各シーケンスを、プロセッサーアレイ 108の全てのプロセッサーに伝送する。ナノ命令メモリー 124には、シリアライザー 120がそれにアクセスしてプロセッサーアレイのためのナノ命令を形成するところの、ナノ命令テンプレートの妻が含まれる。

コントロールプロセッサー110はシリアライザー120との間で直接的にデータの受波しを行うが、一方、両方向エッジFIF0126を経由してプロセッサーアレイ108との間でもデータの受波しを行う。同様にして、前置型プロセッサー102との間の通信は小型コンピューターシステムインターフェース(SCSI)106を介してなされる。コントロールプロセッサー110はプロセッサーアレイ108を初期設定するためのコマンドを受け取り、そしてプロセッサーアレイ、前置型プロセッサー、ならびに、標準およびオプションのスフッピングRAMやオプションの1/0デバイスなどの周辺装置間の入出力伝送を制御

シリアライザー120は、図2のブロック・ダイアグラムに一層詳細に示す とおりである。図においてシリアライザーはその入力信号をコントロールプロセ ッサー110から受け取り、また、コントロールプロセッサー110はその入力 信号を何度型プロセッサー102から受け取る。

前屋型プロセッサー102は、問題空間次元150ならびに追加的な初期設定情報をコントロールプロセッサー110へ伝送することにより、システムを初期設定する。コントロールプロセッサー110は、シリアライザー120内にレジスターをロードして、各プロセッサーセルにともなう問題ノードの写像156をシリアライザーに記述することにより、この情報に応答する。アドレス再配置回路162は写像156を受け取り、そして、前屋型プロセッサー102からの

後続の情報を処理する間に、それを用いて、仮想アドレスペース | 64と適隔アドレスペース | 65の値を生成させる。

つぎに前面型プロセッサー102は、コントロールプロセッサー110にコマンドを送ってシステムを制御し始める。このコマンドは操作符号154とオペランドデータ152からなる。オペランドピット・アドレスジェネレーター168は、オペランドアドレスデータ158をコントロールプロセッサー110から受け取り、そしてプロセッサーアレイによって処理されるべきオペランドピットの仮想アドレスを、信号段路170を通じてナノ命令ジェネレーター166に提供する。ナノ命令ジェネレーター166の類計回路172は、仮想アドレス170の各々を、各プロセッサーセルにおいて現在のオペランドピットについて返行されつつある操作に応じて、仮想アドレスベース165のいずれかで加強し、処理されるべきオペランドピットのプロセッサーセルメモリー物理アドレス174を形成する。

コントロールプロセッサーはまた、操作符号154とオペランドデータ15 2を復号してマイクロブログラム制御信号160を生成させ、そしてそれをマイ クロプログラム・コントロールユニット176へ送る。マイクロプログラム・コ ントロールユニット176は、これらの信号に応答してナノ命令テーブルアドレ ス178を発生し、そしてそれを用いてナノ命令メモリー124をアドレスし、 ナノ命令テンプレート180を得、ついでそれをナノ命令ジェネレーター166 へ送る。マイクロプログラム・コントロールユニット176はまた、オペランド ピットのアドレスジェネレーター168、アドレス再配置回路162、およびナ ノ命令ジェネレーター166を、それ自身の操作と同期させるための制御情報を 生成する。ナノ命令ジェネレーター166は、仮想アドレスベース164または 遠陽アドレスペース165と仮想アドレス170の和としてそれが形成する各々 の物理アドレス174を、対応するナノ命令テンプレート180のアドレスピッ トと加算し、それぞれのナノ命令182を生成する。それぞれのナノ命令182 は、各プロセッサーセルのメモリーにおける1つのピットの物理アドレスと、各 プロセッサーセルのそのピットについて送行されるべき操作を記述する制御ピッ ト、の両方を含む。ナノ命令ジェネレーター166は、それが生成させる各々の

ナノ命令182を、アレイの全てのプロセッサーセルへ流す。

前辺型プロセッサー102は、ワード・オリエンテッド型コマンドをコントロールプロセッサーへ込ることによって、コントロールプロセッサー110と連絡する。コントロールプロセッサー110はかかるコマンドを周定し、そしてそれらを1続きのマクロ命令としてリフォーマットする。かかるコントロールプロセッサー110の1例は、図3のプロック・ダイアグラムに一層詳細に示すとおりであるが、マイクロプロセッサー180がこれに含まれる。このマイクロプロセッサー180はADM-29000プロセッサーであって、コントロールプロセッサープログラムPROMとRAM112の制御のもとに動作する。コントロールプロセッサーのデータRAM114は、一時的データとプロセッサー変数記憶をマイクロプロセッサー180に提供する。

ある与えられたユーザー・プログラムを、変更せずに各種サイズのプロセッサーアレイのランに使えるようにするためには、応用プログラマーは、仮想处理のためのメモリーの割り付けを要求されてはならない。それゆえ、実際、応用プログラムは、ある与えられたプロセッサーアレイにおける物理プロセッサーセル数の束縛から切り離される。そのかわりに、応用プログラムは単に、希望する問題空間のX、Yおよび2次元のみを確定する。つぎにコントロールプロセッサーは、プロセッサーアレイのサイズを創定し、そして問題空間の与えられた次元とプロセッサーアレイの各エッジに沿ってのプロセッサーの数から、各物理プロセッサーに割り扱られるべき1組の仮想プロセッサーを計算する。この1組の仮想プロセッサーを、物理プロセッサーセルの領域と称する。これらの領域次元は、計ましい実施例におけるように多次元であっても差し支えなく、次によって得られる

シリアライザーは、それがコントロールプロセッサーから入手することが可 能な未処限の入力を有するときは、それぞれのナノ命令サイクルに1回だけ、プ ロセッサーアレイの各プロセッサーセルに、有用なナノ命令を減すべきである。シリアライザーは、プロセッサーコントローラーから受け取った各マクロ命令に対して1つのナノ命令シーケンスを生成するだけでなく、また、必要に応じて各ナノ命令についてアドレスを変更したうえで、既にそれぞれの物理プロセッサーセルにマッピングされている各仮想プロセッサーについてそのナノ命令シーケンスを反復しなければならない。アドレス・命令ジェネレーターはまた、2つの仮想プロセッサーが相互に通信し合わなければならないときは、複数の物理プロセッサーセルが関与する場合があることも考慮しなければならない。

したがって、コントロールプロセッサーから受け取るある与えられたマクロ命令に対応する各ナノ命令シーケンスを生成させるためには、本発明のアドレス・命令ジェネレーターは、それが生成させる各ナノ命令に含めるためのオペランドの物理アドレスを計算し、また、つぎのサイクルでどのマイクロコード命令を実行するか、したがってまた、どのナノ命令を生成させるかを決定するための条件を評価しなければならない。つぎにシリアライザーは、ある1つの物理プロセッサーセルの領域にあるそれぞれの仮想プロセッサーについて、該当する変更を進したうえで、それが生成させる各ナノ命令シーケンスを反復しなければならない。

本発明のアドレス・命令ジェネレーター120は、dオペランドの場合について図4に示すような、5つのオペランドアドレスジェネレーターを有している。マクロ命令オペランドd. eおよびfに対しては3つのアドレスユニットがあり、一方、一時的変数もおよびuに対しては2つのアドレスユニットがある。それぞれのオペランドアドレスジェネレーター168には、2つの16ビット・ハイアドレスレジスター181と182、2つの16ビット・ローアドレスレジスター183と184、および2つの1ビット初期設定フラグレジスター185と186が含まれる。これらのレジスターのうちの第1のレジスターはコントロールプロセッサーにより直接的にロードされる。一方、第2のレジスターはシリアライザーにより第1のレジスターからロードされ、これによりシリアライザーは、コントロールプロセッサーが新たなマクロ命令を提供しているあいだに、1つのマクロ命令を必要することができる。このほかに、3つのカウンターすなわち

16ビット・ハイアドレスカウンター187、16ビット位置アドレスカウンター188、および16ビット・ローアドレスカウンター189が含まれる。

ハイアドレスレジスター181と182のそれぞれは、カウンター186と同じく、ある1つのオペランドの最上位ピット (MSB) の仮想アドレスを含み、一方、ローアドレスレジスター183と184のそれぞれは、カウンター189と同じく、対応するオペランドの最下位ピット (LSB) の仮想アドレスを保持する。初期設定フラグ185と186は、それぞれ、当初にハイアドレスレジスターの内容がロードされるべき各ピット位置アドレスカウンター188に対して設定され、あるいは、当初そのピット位置アドレスカウンターにローアドカウンターの内容がロードされるべきであれば、クリアされる。ラン信号191はシリアライザーがマイクロコードを実行しているときに設定され、そしてdーd h 信号190は、dカウンター188をdhカウンター187からロードするマイクロ命令を実行しているときに設定される。

図4に示す5つのシリアライザーアドレスユニットのレジスターとカウンタ - に加えて、シリアライザーは、図5のレジスター202を経由してコントロー ルプロセッサーから情報を受け取る。マイクロプログラムアドレスレジスター2 03と204、およびマイクロプログラムアドレスカウンター206は、各シリ アライザーサイクルの終端でロードされる。メモリーレジスター206はシリア ライザーがマイクロコードの実行を開始するときにレジスター204からロード され、そしてシリアライザーがランしているあいだは、マイクロプログラムによ って生成させられるブランチアドレスからロードされる。各シリアライザーサイ クルの終端でシリアライザーがマイクロブログラムメモリーアドレスレジスター 206をロードするときは、シリアライザーはまた、アドレスレジスター206 にロードされつつあるアドレスで、関1のコントロールプロセッサーデータメモ リー114からデータワードを読み取る。このデータは、それぞれ64ピットワ イドの前置オペランドレジスターFOおよびF1(それぞれ210および212)に読み込まれる。fオペランドアドレスユニットからのfビットアドレスカウ ンターのローオーダー6ビット214は、64:1マルチプレックサー216を 経由して、前原並列変数の現行ビット216となるように、F1レジスターに1

つのビットを選択する。

オペランドアドレスユニット168のタイミングは図6に示す通りである。 ここにnは、各物理プロセッサーセルの領域内における仮想プロセッサーの数で ある。シリアライザーはコントロールプロセッサーから受け取るそれぞれのマク 口命令に対して該当するマイクロコードをn回実行し、それぞれの仮想プロセッ サーについて1つづつパスを行う。符号192などで示した破線はサイクル間に 送んだ境界であって、この時点でシリアライザーのレジスターとカウンターにデ ータをロードすることができる。すなわちインクレメントが可能である。パス1

選んだ模界であって、この時点でシリアライザーのレジスターとカウンターにデータをロードすることができる。すなわちインクレメントが可能である。パス193などの各仮想プロセッサーバスには1クロックサイクル194が先行し、そしてこのクロックサイクルの間にシリアライザーは1つのデフォルト・ナノ命令を発生させ、そして次のバスのためのワーキングレジスターとカウンターを初期 谷室する。

コントロールプロセッサーは、オペランドアドレスユニットのシリアライザーレジスターの第1セットdh0、d10およびdf0に、シリアライザーがマクロ命令i-1(196)のための最初の仮想プロセッサーバス195を開始した時点から同じくシリアライザーがマクロ命令i-1のための最後のバスを終了する1クロックサイクル前の時点(197)までの間に、マクロ命令iのための該当する値をロードする。シリアライザーは、それが時点198で示すマクロ命令i-1の最後の仮想プロセッサーバスを終了するときに、これらの値を、バイプラインレジスターの第2のセットdhl、dllおよびdflに複写する。ついでシリアライザーは、マクロ命令iのための各仮想プロセッサーバスに先行する各サイクル199の終端において、ハイアドレスレジスターとローアドレスレジスター(dhlとdll)から、3つのカウンターdhl、d.およびdlをロードする。各仮想プロセッサーバスの残りのサイクルの間、シリアライザーは、マクロ命令のための選択されたマイクロコードシーケンスを実行しかつマイクロコードの指令に従って各仮想プロセッサーのためのアドレスカウンターを修正することにより、マクロ命令;のためのカナノ命令シーケンスを実生させる。

バス193などの各仮想プロセッサーバスは、複数のサイクル200からなる。またシリアライザーは、各サイクルのあいだに1つの何効ナノ命令を発生さ

せるように設計される。

シリアライザーは、各シリアライザークロックサイクル199の終端で、各オペランドアドレスユニットの3つのカウンター187~189の内容を、インクレメントならびにディクレメントすることができる。ビット位置アドレスカウンター188などのカウンターをインクレメントならびにディクレメントする能力は、1つのオペランドのすべてのビット位置を順々にアドレスするために必要である。コントロールプロセッサーから受け取ったマクロ命令の結果として実行されるシリアライザーマイクロコードは、カウンターがインクレメントされるべきかディクレメントされるべきかディクレメントされるべきかディクレメントされるべきかディクレメントされるべきかディクレメントされるべきか

各物型プロセッサーのメモリーは、図7Aのメモリーマップ220に示すように区分される。このメモリーマップには、プロセッサーアレイ内の物理プロセッサー位産を記述するフラグを有する物理フラグ・セグメント222と、一時メモリー記憶領域224が含まれる。残りのメモリーは、長さがそれぞれVピットの、X、Y、Z、個の等しい仮想プロセッサーメモリー領域226に区分される。

それぞれの物理プロセッサーセルは、各マクロ命令を、その領域にある各仮 思プロセッサーごとに1回づつ、全部でX、Y、Z、回実行しなければならない。図 7 Bのメモリーマップ230は、長さ Vビットの、1 つの仮想プロセッサーメモ リー226のメモリーマッピングを示す。マクロ命令間の、与えられたある1つ の仮想プロセッサー226の状態は、全ての変数232の値、そのヒープ234 とスタック236の状態、およびそのsフラグ238の値によって記述される。 ナノ命令間の仮想プロセッサーの状態にはまた、マクロ命令を完成するのに必要 な関7Aの一時記憶領域224の値と、物理プロセッサーの各レジスターの状態 が含まれる。

1つの仮想処理空間を設定するために、コントロールプロセッサーは、図8の4つのプロセッサー×0. y0. s0よびz0(240~246)を以下のようにロードする。ただし、Vは1仮想プロセッサーのメモリーサイズである。

x 0 = X, Y, Z, V

y 0 = Y , Z , V

z0=Z. V

5 0 = V

プロセッサーアレイ内での1つのプロセッサーセルから別のプロセッサーヤルへのデータの移動は、以下の構文に従って記述される。

 $a = [\Delta x : \Delta y : \Delta z] b$

ただし、 a は宛先プロセッサーセルのメモリー内の1つの場所であり、また b は原始プロセッサーセル内の1つの場所である。原始プロセッサーセルは 、宛先プロセッサーセルαに対して廃標Δx、Δy、およびΔzだけ関った場所 にある。

複数の仮想プロセッサーとの間でデータの移動をおこなうマクロ命令を処理するに先立ち、コントロールプロセッサーは、3つのレジスターd×0、dy0 およびd20 (248~252)を以下のようにロードする。

$$d \times 0 = (\Delta x - X, |\Delta x / X, |) Y, Z, V$$

$$d y 0 = (\Delta y - Y, |\Delta y / Y, |) Z, V$$

$$d z 0 = (\Delta z - Z, |\Delta z / Z, |) V$$

ここに Δ x. Δ y. および Δ z は、演算 α = $\{\Delta$ x : Δ y : Δ z $\}$ b τ 示されるような、宛先仮想プロセッサーを基準にとったときの、原始仮想プロセッサー に対する符号付き仮想プロセッサー 座標である。 表示 d x 0 . d y 0 . および d z 0 は、距離 d x . d y. および d z d を放当する領域次元 X 、 Y 、 および Z 、でそれぞれ除したときの残余をあらわす。

図2のアドレス再配置回路162には再配置ベースジェネレーション回路が合まれ、そしてこの再配置ベースジェネレーション回路は仮想ベースジェネレーション回路と遠隔ベースジェネレーション回路からなる。図9の仮想ベースジェネレーション回路262へのほ3つのモジューロコンパレーター262、264および266が含まれる。第1のモジューロカウンター262へのインクレメント入力268は、仮想プロセッサーのメモリーサイズVを含むように前に定義したs0レジスターの値である。各モジューロカウンターは、そのインクレメント入力およびリミット入力が各物理プロセッサーセルの領域次元X、、Y、およびZ、の開数として設定されるように、ステージされる。結果として得られる出力X、YおよびZ(270~274)は、アッダー276によって加算され仮想ベー

$$th0 = \begin{cases} \left[\begin{array}{ccc} (-1-\Delta y) / Y, & j. & \Delta y < 0 \\ \Delta y / Y, & j. & \Delta y \ge 0 \end{array} \right]$$

$$uh0 = \begin{cases} \left[\begin{array}{ccc} (-1-\Delta z) / Z, & J, & \Delta z < 0 \\ \Delta z / Z, & J, & \Delta z \ge 0 \end{array} \right]$$

それぞれのオペランドアドレスレジスターの各々のハイアドレスカウンターは、その座標のモジューロアッダーがオーパフローしないときはいつでも、対応する座標の物理アレイを通してデータを移動させればならない距離を記述するように設定する。関係する座標のためのモジューロアッダーがオーパフローしないときはいつでも、データは、もう1つの物理プロセッサーを通して移動する。データを正座標の方向に移動させる場合には、それぞれのアドレスユニットのビット位置アドレスカウンターは、ハイアドレスカウンターに初期設定し、そしてローアドレスカウンターにカウンドグウンする。一方、データを負座標の方向に移動させる場合には、ビットアドレスカウンターは、ローアドレスカウンターに初期設定し、そしてハイアドレスカウンターにカウントアップンする。出力信号×+dx、y+dy、およびz+dz(288~292)は、アッダー294によって加算され、追開ベース信号206を生ずる。

各仮想処理パスの開始点において、図2のマイクロプログラム・コントロールユニット178は、オーパフロービット×0. y 0および20を、それぞれ、F. Tおよびリアドレスユニットのハイビット位置アドレスカウンター187 (図4)に加算する。さらにまた、データを正の方向に移動させるべき各座標について、対応するオーパフロービット×0. y 0および20は図4の対応する位置アドレスカウンター188にも加算される。このようにして、F. Tおよびリアドレスユニットの各々は、それぞれの仮想処理パスのあいだの物理プロセッサーセルの移動数をカウントするように、正しく初期設定される。

例として、領域次元4.1、1を有する物理プロセッサー300~306のための、a= [-11.0.0] bの形の、プロセッサー間通信演算を図11A および図11Bに示す。仮想処理を開始させた結果として、コントロールプロセッサーは、各物理プロセッサーの領域次元を投定するため、以下に示すように s

ス個号278が得られ、そしてそのあと、この仮想ペース信号は仮想アドレスに 加算されて、アレイの全てのプロセッサーセルに物理アドレスを生成させる。

図10の適隔ベースジェネレーション回路280には3つのモジューロアッダー282、284および286が含まれ、そしてこれらが1つづつ、座標X、Yおよび2に対応する。これらのモジューロアッダーはそれぞれ、総和出力とオーパフロー出力を生成させる。総和出力は次のいずれかに等しい。(a)ベース+インクレメント

インクレメントとリミットならば、ベース+インクレメントーリミット。オーパーフロー信号は、ベース+インクレメントとリミットならば、ベース+インクレメントのほご正規出力に等しく、ベース+インクレメントくリミットならばこの入力信号の補数に等しい。

インタープロセッサー通信マクロ命令を実現するマイクロコードは、データをX. Yおよび2方向に移動させる物理プロセッサーの数をカウントするために、それぞれF. TおよびUを使用する。各座標でデータを移動させなければならない物理プロセッサーの数を記述するため、シリアライザーは、F. TおよびUオペランドについてオペランドアドレスユニットを以下のように初期設定する。

$$f f 0 = \begin{cases} 0, \ \Delta x < 0 \\ 1, \ \Delta x \ge 0 \end{cases}$$

$$tf0 = \begin{cases} 0. \Delta y < 0 \\ 1. \Delta y \ge 0 \end{cases}$$

$$u f 0 = \begin{cases} 0. & \Delta z < 0 \\ 1. & \Delta z \ge 0 \end{cases}$$

$$fh0 = \begin{cases} (-1-\Delta x)/x, j, & \Delta x < 0 \\ \Delta x/x, j, & \Delta x \ge 0 \end{cases}$$

 り、y O および z O をすでにロードしている。ただし、V は各仮想プロセッサー に割り付けられたメモリービットの数である。

$$x O = 4 V$$

$$y O = V$$

$$z O = V$$

$$s O = V$$

この例の場合には、 $\Delta X = -11$. $\Delta y = 0$. および $\Delta z = 0$ である。


図1Bの表は、各仮想プロセッサーにおけるこの演算のための、キーレジス ターと信号の値を示す。バス1のあいだ、仮想ベースコンパレーター回路の×レ ジスターはクリアーされており、したがって0の仮想ベースを生成する。違隔ベ ースジェネレーション回路のモジューロアッダー回路は、オーバフロー信号×O を発生し、したがってfおよびfhのレジスターに1が加算され、これにより原 始物理プロセッサー(たとえば300)が宛先物理プロセッサー(たとえば30 6) から3プロセッサーだけ離れていることが示される。遠隔ベース(これは原 始オペランドを再位置する)は∀である、一方、仮想ベース(これは宛先オペラ ンドを再位置する)は0である。これは、物理プロセッサー300の領域内にあ る仮想プロセッサー308から、物理プロセッサー306の領域内にある仮想プ ロセッサー310へのデータ移動に対応する。第2の仮想処理バスのあいだに、 xレジスターはOからVヘインクレメントされ、原始または遠隔ペースO、なら びに宛先または仮想ベースVをもたらす。第4のバスではオーパフローピットx OはOになり、このためfおよびfhのレジスターは、パスの開始点でインクレ メントされない。つぎにデータは、2つの物理プロセッサーのみを通って、物理 プロセッサー302から物理プロセッサー306へ、そしてまた物理プロセッサ -300から物理プロセッサー304へ移動する。


図2のナノ命令ジェネレーション回路166の詳細を図12に示す。この回路は、5つのビット位置カウンター320~328、仮想ベース278、違隔ベース296、およびナノ命令メモリー124に記憶されたナノ命令の表の数値から、ナノ命令を発生させる。マイクロプログラムの別御のもとで、マクロ命令レジスター330にナノ命令インデックスピット332がロードされ、そしてこれ


特表平5-509184 (6)


らのナノ命令インデックスピットが、ナノ命令メモリー124内の該当するナノ命令テンプレートを悟定する1つのナノ命令アドレス334を発生させる。マルチプレクサー336は、信号338の制度のもとに、0、遠隔ベース296または仮想ベース278がアッダー342によって選択されたピットオペランドアドレス信号340に加算されるべきか否かを指令する。この結果としてアッダー342から得られる出力信号344は、オペランドデータの物理アドレスである。この物理アドレスはアッダー346によってナノ命令に加算され、ナノ命令レジスター348に記憶され、モして次のシリアライザーサイクルの開始時にプロセッサーアレイの各プロセッサーモルに流される。

通常の技術的な熟達をもってなしうる本発明に対する変更および**復換は、本** 発明ならびに以下添付する請求項の範囲内のものであると考える。












FIG. 6




FIG. 7A




FIG. 7B





FIG. 8







FIG. 11A




_				DESTINATION	SOURCE
[I REGISTER	"	14	VIRTUAL BASE	RENOTE BASE
PASS 1	0	1	3	0	7
PASS 2	y	. /	3	V	24
MSS 3	24	7	3	21	SY
PASS 1	31	0	1	31	0

FIG. IIB

特表平5-509184 (8)

震約

問題空間のノード数より少ない数のプロセッサーセルを有していてもをし支えない多次元プロセッサーアレイ(108)などの並列処理アレイにプロセッサー命令を生成するための、仮想処理アドレス・命令ジェネレーター(120)を含む並列処理システム(100)。この並列処理システムは、各々の物理プロセッサーセルのメモリー(230)をいくつかの等しい部分に分割し、そしてこの分割された部分のそれぞれに問題空間の1つのノードが対応する。つぎに命令ジェネレーターは、与えられた問題空間のそれぞれのノードに対してし妹きのプロセッサーセル命令を生成し、そしてこの命令シーケンスのそれぞれについて、該当するアドレス変更がアドレス耳配取回路(166)によって与えられる。



国 縣 聘 壹 報 告

	国際調查報告	
I. CLAS		/US91/03345
	1 '3 the property Person Classification sIPC) or to best Reasons Classification and the	
TECES): CO6F 15/80 CU6F 12/06	
	T.: 364/200 364/900	
	Manager Consumpression Serve has 1	
Caterry.	Classification Symposis	
U.S.	364/200 MS FILE, 364/900 MS FILE	
	Optumentation Septemed after than Marihum Decumentation to the Scient find such Decuments are included ut the Finess Search of 4	
	WIRTS CONSIDERED TO BE RELEVANT .	
		Prieross to Claim Ho. "
۲	US, A, 4,827,403 (STEPLE, JR.) 02 May 1989, Fig. 3; Col. 6, Line 31 Col. 2, Line 31-58.	1-8
Y	US, A, 4,773,038 (HTLLIS) 20 September 1988, Fig. 1; Col. 1, Line 46-61; Col. 4, Line 41-53.	1-8
Y	US, A, 4,809,202 (WOLFRAH) 28 February 1989. Fig. 5; Col. 2, Line 4.	1-3,8
Y	US, A. 3,597,744 (CASE) 03 August 1971, Fig. 28; Col. 13, Line 25-70.	1-3,8
*	US, A, 4,325,120 (COLLEY) 13 April 1982, Fig. 2; Col. 17-20; Col. 24, Line 43-65.	1-8
	Companies of stand assumptions 1 17 hours are after a company of the	
7. 444	the state of the s	

.0. 101	more reference to an over depression, and, and department or command out and	
	Control and the same to the second se	
	PICATION	
-	75 MIN 1993	run Assert
	25 JULY 1991	
~	Statement Authority Statement of Authorities Officer August of Authorities Officer August of Aug	note Mayor
		TIONAL DEVISION

第1頁の続き

@発 明 者 リー、ミンーチイ アメリカ合衆国 27511 ノースカロライナ州 キャリイ、カレン コート 126